Cadence的Allegro Package Designer Plus，是封装设计业内的准行业标准工具，可实现WireBond、FlipChip、SiP、Chiplet异构集成，2.5D/3D硅基封装的设计与验证。对于SiP系统级封装产品来说：

01、可实现裸芯，无源器件在基板上的构建，封装基板的叠构，支持Wirebond金（铜）线设计，HDI微孔结构设计，基板布线设计，及多种类后处理。

02、其基于Constraint Manager的规则设计，提供了一个高可靠性的设计/可制造性/信号完整性一体化平台。

03、制造方面，提供几乎所有种类的生产文件如ODB++,Gerber274X等等。

04、与Cadence 自身的Sigrity系列，Celcius系列，Clarity系列仿真软件无缝集成，软件内部的模型参数导出工具可将基板参数直接在仿真工具中进行编辑，缩短了仿真验证前期准备的耗时。

05、其具有的3D编辑器与主流仿真软件的仿真模型一体化关联，保证了SiP封装在2.5D/3D热仿真，3D力学仿真验证领域数据的一致性与准确性。

06、支持多用户在同一界面下完成设计及检查。

在SiP设计完成后，我们通常需要对SiP封装的电性能及热性能进行电热协同仿真，以保证封装产品的可靠性。针对封装SIP的仿真分析工具主要分为四大类：一是封装模型的提取、建模工具，二是电源完整性及信号完整性分析工具，第三类为电热协同仿真工具，最后则为热力结合仿真工具。

设计工具

仿真工具