Allegro Design Authoring

随着新的标准接口、体系架构和实现方法等设计要求的不断加强，各厂商一直以来都在寻求以尽可能低的成本来创新产品，这迫切需要一款原理图设计产品来满足更短、更可预测的设计周期，硬件设计师需要一个完整的设计输入解决方案来满足不断发展的硬件设计方法和设计周期上的需求。Cadence® Allegro® Design Authoring 是一种可扩展的、易用的设计解决方案，可以使用图表和电子表格界面来加快原理图设计意图的实现过程，同时，集成了可驱动的高速设计约束。

 

核心特色：

1. Allegro Design Authoring中的原理图编辑器允许创建平面或者层次式原理图设计

 

2. 可以实现添加一个引脚器件时在现有的网络上自动生成相关的输入和输出弓脚来遵循相关的网络名称

 

3.  无论你是使用几百个页面的平坦式设计或是多个层次化设计，全局导航允许设计师点击几下鼠标即可指向设计的任何网络或器件，全局查找和替换窗口允许查找和替换器件或者属性

 

4. Allegro Design Authoring具有规则检查器，一个验证工具。它允许执行电气设计规则检查来验证原理图的准确性。规则检查器检查逻辑和物理设计之间的校准

 

5.  Allegro Design Authoring为原理图复用提供了多样的选择。旧的设计模块或者整个设计的页码都可以重用 ,这样可以减少返工时间和设计错误

 

6. Allegro Design Authoring与Allegro PCB Design 通过Project Manager完成交互关联， PCB中修改的信息可以反标会Authoring原理图中

 

7. Allegro Design Authoring解决方案包括元件创建功能，能够创建和验证元件数据。元件创建功能提供了一个强大的混合功能，包括快速输入和操作数据的能力，分割多引脚器件和定义电源地引脚的能力

 

8.  Allegro Design Authoring与模拟仿真的Allegro PSpice Simulator紧紧地结合在一起，在Authoring中配置原理图符号关联 PSpice仿真模型并在Allegro Design Authoring中启动仿真进程

 

9. 支持Bom等文件输出